EDA工具使用 - 小白菜博客

EDA工具使用

EDA工具使用

0篇文章

首页 › 文章标签 "EDA工具使用"

08-逻辑仿真工具VCS-mismatch

08-逻辑仿真工具VCS-mismatch

逻辑仿真工具VCS mismatch,预计的仿真结果和实际仿真结果不同,寻找原因? 首先考虑代码,,不要让代码跑到工具的…

转载文章
2023-03-21
77

07-逻辑仿真工具VCS-Post processing with VCD+ files

07-逻辑仿真工具VCS-Post processing with VCD+ files

逻辑仿真工具-VCS 编译完成不会产生波形,仿真完成之后,生成波形文件,通过dve产看波形 vcd是波形文件的格式,但是…

转载文章
2023-03-19
56

06-逻辑仿真工具VCS-Debug

06-逻辑仿真工具VCS-Debug

逻辑仿真工具VCS verdi只进行debug进行使用,不进行编译,只进行产生波形之后的debug 仿真速度和代码质量有…

转载文章
2023-03-19
99

05-逻辑仿真工具VCS-详解01

05-逻辑仿真工具VCS-详解01

Verilog Simulation Event Queue 主要了解VCS是如何处理交给它的代码的 Verilog的仿…

转载文章
2023-03-19
78

03-逻辑综合工具 – Design Compiler

03-逻辑综合工具 – Design Compiler

逻辑综合工具DC IC设计流程，市场-->制定spec-->RTL(同时进行sim，通过alint检查RTL…

转载文章
2023-01-16
109

EDA工具使用

02-逻辑仿真工具VCS使用

逻辑仿真工具VCS使用 1 Makefile执行VCS仿真 # Makefile for simulating the full_adder.v with the simulato...

转载文章
2023-01-16
90

01-逻辑仿真工具VCS使用

1 逻辑仿真工具VCS的使用在书写完成RTL代码之后，确保自己书写的代码和自己想要的逻辑是一致的。 VCS是synop…

转载文章
2023-01-16
63